Dp 240 cz
Optimalizace algoritmů pro FPGA
Autor: Matějíček David
Tato práce je motivována potřebou optimalizovat dobu výpočtu algoritmů používaných pro číslicové zpracování signálů (DSP), zefektivnit implementaci těchto algoritmů na programovatelné hradlové pole FPGA a hlavně zkrátit celkovou dobu návrhu. DSP algoritmy jsou často realizovány na hradlových polích FPGA. Výhodou je vysoký stupeň paralelizmu počtu, kterého lze pomocí těchto obvodů dosáhnout.
Práce se zabývá implementací nástroje ACGM (Automatic Code Generation for Matlab), který je součástí Torsche Scheduling toolboxu pro Matlab. Tento nástroj generuje kód pro simulaci v nástroji TrueTime a VHDL kód pro obvody FPGA.
Těžištěm této práce je návrh způsobu zadávání vstupních dat, implementace syntaktického analyzátoru a implementace generátoru kódu pro nástroj TrueTime.
- David Matějíček, tel: +0420723933033,mailto:matejd1@seznam.cz
- Přemysl Šůcha, mailto:suchap@control.felk.cvut.cz
